synopsis testing and verification of a Sdram ddr along with fpga verification

$250-750 USD

Kansellert

Lagt ut

over 6 år siden

$250-750 USD

Betalt ved levering

design an Sdram ddr using verilog and test, verify it using Synopsis and TETRAMAX ATPG. finally verify the same design in FPGA.

FPGA

Verilog / VHDL

Very-large-scale integration (VLSI)

Prosjekt-ID: 16089572

Om prosjektet

3 forslag

Eksternt prosjekt

Aktiv 6 år siden

Ønsker du å tjene penger?

E-postadresse

Fordeler med budgivning på Freelancer

Angi budsjettet og tidsrammen

Få betalt for arbeidet ditt

Skisser forslaget ditt

Det er gratis å registrere seg og by på jobber

3 frilansere byr i gjennomsnitt $259 USD for denne jobben

@hungfreelancer

I have 10 years of experiences in design and verifying using Verilog/SystemVerilog HDL. I need to improve my freelancer account, so that please choose me. Best Regards

$277 USD om 7 dager

5,0

(8 omtaler)

4,2

@Arkabrata

I have worked with PLCs, FPGAs, robotic arms, etc. I have a high knowledge of Matlab, Python, Simulink, C/C++, mikroC, PLC proramming: LD, ST, FBD/CFC, SFC and IL, UsborNexus/Nexway. Relevant Skills and Experience PLC FPGA Proposed Milestones $250 USD - Project Fee

$250 USD om 10 dager